台积电（2330）6日与美商高通（Qualcomm）共同宣布，台积电65奈米制程已成功为高通试产，并协助客户提前2个月送样，不少IC设计业者表示，台积电有越来越多客户选择跳过90奈米制程，直接切入65奈米制程，因为65奈米制程成本效益确实很好，此一趋势值得密切注意。
      　IC设计业者指出，全球晶圆代工厂在0.13微米制程世代，因采用铜制程及Low-K材料，让整个制程良率的学习曲线较过去世代多出好几个月，加上成本效益一直无法有效发挥，令不少客户渐失信心，宁可采用较成熟制程，藉由更高良率表现，以有效降低单位晶粒成本。
      　不过，随着有效跨越0.13微米制程门槛，台积电在0.11微米、90奈米、80奈米及65奈米制程世代势如破竹，尤其在充分展现先进制程成本效益，并有效取得客户信任后，目前台积电90奈米以下先进制程客户群，几乎已囊括全球前10大IC设计业者、IDM厂及晶圆轻量化（Fab-lite）公司。
      　IC设计业者透露，近期台积电65奈米制程确实展现出较90奈米制程更佳的成本降低效益，不少国际大厂纷将原先规划应用90奈米制程的新产品开发计画，直接进阶到65奈米制程，且这些新产品以手机、高画质电视（HDTV）及无线通讯等下世代杀手级应用产品为主，这亦让台积电对于未来业绩成长信心十足。
      　事实上，台积电自2005年10月成功使用首批65奈米制程技术晶圆共乘（CyberShuttle）服务，为5家客户（据设计业者指出为Altera、Broadcom、Qualcomm、Freescale及TI）及多家矽智财公司顺利试产后，台积电又陆续推出4次CyberShuttle服务，有更多客户及矽智财公司参与。
      　此外，台积电65奈米制程技术已是第三代同时采用铜制程及Low-K技术，相较于前一代90奈米制程技术，65奈米制程技术的标准元件密度增为2倍，且6电晶体存取记忆体（6T SRAM）及嵌入式单晶体动态随机存取记忆体（1T Embedded DRAM）元件面积亦显著缩小。