联华电子(UMC)与加拿大Sidense日前共同宣布，Sidense的嵌入式OTP(One-Time-Programmable)核心1T-fuse产品系列预计送交联电IP Alliance Program，采用90纳米及65纳米工艺验证，并提供给系统级芯片(SoC)设计公司使用。 
       联电表示，该核心不需额外的光罩或其它工艺步骤，即可扩展至该公司CMOS工艺使用，以协助IC设计人员缩短产品上市时程并降低成本，此外还可供110纳米或80纳米工艺采用。 
       Sidense的高密度宏指令经参数化之后，可获得不同的组成组件，并且可以用来作为光罩只读存储器的外部Flash、EEPROM以及可程序化逻辑门阵列的替代选项。